整合光子与电子元件的半导体微芯片可加快资料传输速度、增进效能并减少功耗，但受到制程方面的限制，一直无法广泛应用。自然(Nature)杂志刊登一篇由美国加州大学柏克莱分校、科罗拉多大学和麻省理工学院研究人员发表的论文，表示已成功利用现有CMOS标准技术，制作出一颗整合光子与电子元件的单芯片。

　　据HPC Wire网站报导，这颗整合7，000万个电晶体和850个光子元件的芯片，采用商业化的45纳米SOI CMOS制程制作，与现有的设计和电子设计工具均相容，因此可以大量生产。芯片内建的光电发射器和接收器可让微处理器和记忆体以光子直接和外接元件通讯，不需额外的芯片或装置管理光学元件。

　　光子通讯的优势在于，可透过内建的光线波导或外接光纤同时传送以不同光色加密的资料流，并使用波长不到1微米(micron)的红外线传送高密度的光通讯封包，大幅增加频宽。这颗新芯片每平方毫米的频宽密度达 300 Gbps，是目前市面上电子微处理器的10~50 倍。

　　根据论文所述，制程包含作为电晶体和光学波导核心的晶矽层(crystalline-silicon layer)以及用于分隔晶矽层与矽承载晶圆(silicon-handle wafer)的薄埋氧化物层(buried-oxide layer)。

　　由于薄埋氧化物层的厚度小于200纳米，易导致较高的波导损耗，为了控制光漏，研究人员移除芯片上的部份基板，并发现处理器功能并未受到影响。

　　此外，研究人员打造矽锗光侦测器，并选择1，180纳米波长作为光纤通道，得到4.3 dB/cm的光传播损耗。这个电光发射器由电光调变器(electro-optic modulator)和电子驱动组成，调变器为直径10μm、与波导耦合的矽微型环共振器。

　　英特尔资深研究员Sadasivan Shankar认为，这项研究替目前面临瓶颈的电晶体技术立下新的里程碑，使用光学元件进行芯片到记忆体的传输将可降低功耗并增加时脉。下一步的研究将以展示多波长通讯、改善光子元件以及开发新的系统应用为主。

　　半导体技术的精进让芯片可执行更多运算，但却无法增加芯片间通讯的频宽。目前芯片传输所消耗的功率已超过芯片功耗预算的20%，这项新技术不仅在低功耗的情况下改善一个数量级的芯片通讯频宽，未来还可能协助达到百万兆等级(Exascale) 的运算。