由于与频率提高相关的功耗/散热问题日益突出，指令级并行架构(ILP)及存储能力已近极限，硅芯片已难以支撑处理器性能的大幅度提升。在单芯片上集成多个核，每个核同时处理多条线程而非不断提高处理器时钟速度，已是业界共识。TI认为，通过改进无线网络控制器(RNC)的分组处理功能，是满足无线网络数据及语音流量大幅增长以及应用多样性需求的可行之道。

　　基站控制器(RNC)直接影响到移动用户的通话和使用效果，为此，TI 采用多核DSP替代以往由通用处理器和RISC执行的功能，开发出一套可进行高效分组处理的低成本方案TMS320TCI6486，从而在不额外增加RNC的情况下实现网络优化。TI高密度与核心基础局端DSP产品全球业务总经理John Smrstik表示，基站控制器的核心有两个要素：一是高性能的数据处理能力，二是非常低的功耗。与业界其它高端处理器相比，TI的多核处理器兼顾了高性能和低功耗。

　　高性能并行能力、内存大小以及功耗是处理器的一个瓶颈。对未来基站控制器以数据包为主处理的特点，多核处理器比超性能的单核在功耗方面，一个3G的单核会达到8W之多，但一个3G多核处理器仅有4W。在RNC处理数据的过程中，针对分组处理的网络优化要求，TI多核DSP可针对高性能的包至包分组处理进行优化，数据包被固定地以精简及时的方式发送出去，从而提高无线系统的总体效率。

　　TI的6核3GHz器件TMS320TCI6486拥有极佳的性能功耗比，可通过并行处理来实现性能可扩展性，并允许多个内核在单芯片上处理多条线程。同时TCI6486还可通过器件共享硬件队列来提升分组驱动的处理性能。Smrstik透露，TI新一代DSP功效是前代产品的2-3倍，在内存方面也有3倍的增加，另外在接口的带宽方面也有大幅的提高。

　　操作系统对多核DSP应用是个关键因素，除TI提供的实时操作系统在资源、内存实施实时管理外，TI众多的第三方合作伙伴也在应用层面上设计开发出相关软件以方便用户针对多核DSP的应用。 Smrstik认为，DSP+MCU方案更适用于对成本比较敏感的消费电子产品，而在高性能处理能力的实现上多核DSP最为可行。通过大量智能化的设计尽可能去除额外消耗功耗设计、采用90纳米工艺的TCI6486只有4瓦的功耗。