抖动的产生

　　通常的按键所用开关为机械弹性开关，当机械触点断开、闭合时，由于机械触点的弹性作用，一个按键开关在闭合时不会马上稳定地接通，在断开时也不会一下子断开。因而在闭合及断开的瞬间均伴随有一连串的抖动，为了不产生这种现象而作的措施就是按键消抖。

　　抖动时间

　　抖动时间的长短由按键的机械特性决定，一般为5ms～10ms。这是一个很重要的时间参数，在很多场合都要用到按键稳定闭合时间的长短则是由操作人员的按键动作决定的，一般为零点几秒至数秒。键抖动会引起一次按键被误读多次。为确保FPGA对键的一次闭合仅作一次处理，必须去除键抖动。在键闭合稳定时读取键的状态，并且必须判别到键释放稳定后再作处理。

　　图1 按键抖动

　　FPGA内实现消抖的方法

　　在FPGA内实现按键消抖的方法多种多样，但是最简单的是采用移位寄存器的方法进行消抖。因为移位寄存器的方法不需要对时钟进行分频，也不需要进行延时等复杂操作，即可实现对按键边沿的检测。假设未按下时键值=1.

　　1、在无键按下时，移位寄存器samp[7:0]始终采集到高电平，即samp[7:0]=8b1111_1111;

　　2、当键按下时，samp[7:0]将采集到低电平，数据的变化方式为samp[7:0]=8b1111_1110-->8b1111_1100-->8b1111_1000--> ........-->8b0000_0000;samp[7:0]=8b1111_1110即为按键下降沿。

　　3、当松开按键时，samp[7:0]将重新采集到高电平，数据变化方式为samp[7:0]=8b0000_0001-->8b0000_0011--> ........-->8b1111_1111;当samp[7:0]=8b0111_1111时，即为按键上升沿。

　　图2 移位寄存器消抖原理图

　　参考Verilog代码

　　//模块名：EdgeDetect，边沿检测

　　//button:按键，无键按下时为高电平//clk：10M时钟

　　//rst:复位按钮，低电平有效

　　//rise：检测到上升沿，高电平有效，宽度为1个clk

　　//fall：检测到下降沿，高电平有效，宽度为1个clk

　　module EdgeDetect(

　　input clk,

　　input rst,

　　input button,

　　output reg rise,

　　output reg fall

　　);

　　reg[7:0] samp;//移位寄存器采集button键值

　　//移位寄存器采集button信息

　　always@(posedge clk or negedge rst)

　　begin

　　if(!rst)

　　samp<=8b1111_1111;

　　else

　　samp<={samp[7:1],button};

　　end

　　//产生上升沿信息

　　always@(posedge clk or negedge rst)

　　begin

　　if(!rst)

　　rise<=1b0;

　　else if(samp==8b1111_1110)

　　rise<=1b1;

　　else

　　rise<=1b0;

　　end

　　//产生下降沿信息

　　always@(posedge clk or negedge rst)

　　begin

　　if(!rst)

　　fall<=1b0;

　　else if(samp==8b0111_1111)

　　fall<=1b1;

　　else

　　fall<=1b0;

　　end

　　endmodule