Cellon Peripheral Circuit（以下简称Cell on Peri）构造由美光（Micron）与英特尔（Intel）阵营开发，采用将3D NAND Flash晶胞（Cell）数组堆栈在外围电路CMOS逻辑IC上的方式，以缩减采3D NAND Flash解决方案的芯片面积。DIGITIMES Research观察，三星电子（Samsung Electronics）已提出类似此一构造的COP（Cell Over Peri）方案，将有利整合组件厂（Integrated Device Manufacturer；IDM）三星、东芝（Toshiba）提升其3D NAND Flash竞争力。

　　然而，Cell on Peri构造将原先在不同制程制作的3D NAND Flash与逻辑电路结合于单一制程，虽有其优点，但尚存诸多课题，包括相关产线与设备需延伸、扩大，将导致业者的资本支出增加，且3D NAND Flash经高温制程后，恐因高温而破坏下方CMOS电路，将影响良率。

　　由于三星同时生产3D NAND Flash与逻辑电路，如Cell on Peri构造能克服良率与成本等问题，可望成为其争取苹果（Apple）应用处理器（Application Processor；AP）订单的优势，而东芝半导体事业涵盖3D NAND Flash与系统LSI，美光与英特尔阵营亦可结合双方3D NAND Flash与CPU，运用Cell on Peri构造，有助其提升3D NAND Flash竞争力。

　　另外，3D NAND Flash若引进Cell on Peri构造，由于在形成外围区域后，需经过化学机械研磨（Chemical Mechanical Polishing；CMP）制程使之平坦化，才能于其上形成3D NAND Flash晶胞数组，将使得CMP制程的重要性提高。

　　Cell on Peri构造有利采3D NAND Flash解决方案缩减芯片面积

　　Cellon Peri系由美光与英特尔阵营所开发，其与Peri under Cell是相同概念，意味先形成外围（Peripheral）区域后，再堆栈晶胞，也就是运用将3D NAND Flash晶胞数组堆栈在外围电路CMOS逻辑IC上的方式，缩减采3D NAND Flash解决方案的芯片面积。

　　具体而言，Cell on Peri构造将字符线译码电路与感测放大器（Sense Amplifier）电路置于下层，且将3D NAND Flash晶胞数组置于上层。

　　为此，Cell on Peri构造需增加约4层的金属配线，其中2层金属配线位在3D NAND Flash晶胞数组下方，用来链接上方3D NAND Flash晶胞数组及下方CMOS电路。

　　至于另2层金属配线，则在3D NAND Flash晶胞数组上方，分别为位线与电源总线（Bus）。

　　美光与英特尔阵营于3D NAND Flash所开发的Cell on Peri构造

　　数据源：美光、英特尔、南韩NH投资证券

　　换个方式比喻，Cell on Peri构造如同将商店街设于住宅下方的住商混合大楼，有利于节省土地面积，反观既有构造则如同住宅与商业用途各自分开的两栋大楼，需较大土地面积。

　　Cell on Peri构造有利采3D NAND Flash解决方案缩减芯片面积示意图

　　数据源：南韩NH投资证券

　　由于外围区域占整体3D NAND Flash约30%面积，将3D NAND Flash晶胞数组堆栈在外围电路之上，有助于采用3D NAND Flash解决方案缩减芯片面积。

　　Cell on Peri有助IDM提升竞争力　然存在良率与成本等问题

　　Cellon Peri虽由美光与英特尔阵营开发，然三星已提出类似此一构造的COP（Cell Over Peri）方案，2015年12月三星于国际电子组件会议（International Electron Devices Meeting；IEDM）的技术解说讲座上，提出将3D内存数组堆栈于外围电路上的COP方案。

　　三星运用COP，将3DNAND Flash晶胞数组堆栈在外围与核心电路上，可达成采V-NAND解决方案的最小芯片尺寸，然COP在制程步骤与成本方面，尚存在课题待克服。

　　三星提出将3D内存数组堆栈于外围电路上的Cell Over Peri方案

　　数据源：三星电子

　　IDM三星因同时生产3D NAND Flash与逻辑电路，Cell on Peri构造可望应用于三星自有品牌行动装置用AP，并成为其争取系统厂苹果AP订单的优势。

　　除三星外，美光与英特尔阵营亦可运用Cell on Peri构造，结合双方3D NAND Flash与CPU，而东芝则可将3D NAND Flash堆栈于其系统LSI上，以提升3D NAND Flash的竞争力。

　　然而，Cell on Peri构造将原先在不同制程制作的3D NAND Flash与逻辑电路结合于单一制程，虽有助缩减芯片面积，但存在3项课题，首先，其相关产线与设备皆需延伸、扩大，将导致业者的资本支出增加。

　　其次，3D NAND Flash在经过高温制程之后，堆栈于逻辑电路上，恐因高温而破坏下方CMOS电路，此将影响良率。

　　另外，原先3D NAND Flash与逻辑电路分开制作，约需30天，然采用Cell on Peri构造结合于单一制程，制作时间可能增加至45~60天。

　　Cell onPeri构造将使CMP制程重要性提高　相关设备由美日商居领导地位

　　3DNAND Flash透过Cellon Peri构造与逻辑电路整合于单一制程，需有足够的CMP对应，主因在形成外围区域后，需经过CMP制程使之平坦化，才能于其上形成3D NAND Flash晶胞数组。

　　CMP制程系在旋转台（Platen）上装设抛光垫（Pad），将已经过化学气相沉积（Chemical Vapor Deposition；CVD）制程的晶圆吸附在吸头（Head）上，再施加压力，使晶圆旋转，配合研磨液（Slurry）进行化学或机械研磨，使晶圆平坦化。

　　3D NAND Flash引进Cell on Peri构造所需化学机械研磨制程示意图

　　数据源：南韩NH投资证券

　　CMP主要可分成3种方式，其依据CVD制程所生成的晶圆薄膜特性，透过不同的研磨液，进行金属膜、氧化膜、多晶硅膜等不同方式的CMP，使晶圆平坦化。

　　金属膜CMP制程可分成钨CMP与铜CMP，其中，铜CMP存在环境污染问题，而与氧化膜CMP相较，金属膜CMP所产生的研磨粒子（Particle）较多，然较少刮伤（Scratch）问题。

　　金属膜化学机械研磨制程可分成两种方式

　　数据源：南韩NH投资证券

　　另一方面，氧化膜CMP制程可大致区分成浅沟渠隔离（Shallow Trench Isolation；STI）CMP，及层间介电层（Inter-Level Dielectric；ILD）／金属内介电层（Inter-Metal Dielectric；IMD）CMP。

　　观察氧化膜CMP主要架构，以90奈米以下内存组件为例，其第一与第二步骤使用气相（Fume）二氧化硅研磨液，控制研磨量在300nm，第三步骤则采氧化铈研磨液，研磨量在250nm左右。

　　与金属膜CMP相较，氧化膜CMP因氧化膜较脆弱，相对容易产生刮伤与缺陷（Defect），故需使用可有效减少刮伤与缺陷等问题的研磨液。

　　氧化膜化学机械研磨制程的主要架构

　　数据源：南韩NH投资证券

　　观察2015年全球CMP设备市场金额占有率，美商应用材料（Applied Materials）以60~70%市占率居冠，日商荏原制作所（Ebara）则以20~30%居次，而含韩厂KC Tech在内的其他业者合计占有率仅10%左右。

　　2015年全球化学机械研磨设备市场金额占有率

　　数据源：南韩电子新闻

　　整体观察，3D NAND Flash引进Cellon Peri构造将使得CMP制程的重要性提高，而全球CMP设备主要掌握在美国与日本业者手中，在2016年美元与日圆汇率相对韩元强势的情况下，三星于取得CMP设备将面临较高的成本压力。

　　结语

　　至2016年上半为止，全球3D NAND Flash主要由三星供应，然2016年下半随东芝、美光等内存业者陆续量产3D NAND Flash，全球3D NAND Flash供货商上看4家，然因三星已及早规划增产3D NAND Flash及朝64层堆栈架构迈进，短期内三星仍将具产能与技术优势。

　　在供应家数增加的情况下，提升3D NAND Flash竞争力将渐受重视，美光与英特尔阵营所开发Cell on Peri构造可缩减采3D NAND Flash解决方案的芯片面积，由于三星已提出类似的构造，且东芝亦可引进使3D NAND Flash与其系统LSI结合，Cell on Peri构造有机会成为相关业者提升3D NAND Flash竞争力的技术之一。

　　然而，Cell on Peri构造于良率与生产成本方面，仍存在课题有待克服，往后是否能顺利解决，并获三星、美光等业者扩大采用，值得持续关注。