当前位置:首页>>MathWorks在 FPGA 和ASIC上实现自动化视觉系统设计

MathWorks在 FPGA 和ASIC上实现自动化视觉系统设计

发布时间:2020-02-27作者:智汇婷婷

MathWorks今天宣布,随着 2019b 发行版的 MATLAB 和 Simulink 产品系列最近上市,Vision HDL Toolbox提供对在 FPGA 上处理高帧率 (HFR) 和高分辨率视频的原生多像素流处理支持。视频、图像处理和 FPGA 设计工程师在处理 240fps 或更高分辨率的 4k 或 8k 视频时可以加快权衡表现和实现的探索和仿真速度。


图示:Vision HDL Toolbox有助于快速探索每个时钟处理1、4或8像素。©MathWorks

为帮助实时处理工业检测、医学成像以及情报、监控、和侦察 (ISR) 等应用中的高分辨率和 HFR 视频而设计 FPGA 的工程师面临挑战,力争达到吞吐量、资源利用率和功耗等目标。Vision HDL Toolbox 提供可以并行处理 4 或 8 像素的模块,底层硬件实现自动进行更新,以通过指定的并行性支持仿真和代码生成。这种能力可帮助硬件工程师与图像和视频处理工程师合作,在较高的抽象级别上探索和仿真视觉处理硬件表现。向此设计工作流程中添加 HDL Coder,工程师可以直接从他们已验证的高层次模型生成可合成、独立于目标的优化 VHDL 或 Verilog 代码。


“在 FPGA、ASIC 和 SoC 设备上实现视觉处理算法需要在吞吐量和资源利用率之间巧妙地权衡,4k、8k 和高帧率视频成倍地扩大这一挑战。”MathWorks 的首席产品营销经理 Jack Erickson 说,“探索解决方案空间和在较高的抽象级别上仿真,可帮助工程师在致力于寄存器传送级 (RTL) 之前更快速地在架构上收敛。Vision HDL Toolbox 及其原生的每时钟多像素 (multi-pixel-per-clock) 处理自动实现所有细节,使工程师能够专心开发满足其要求的硬件算法。”


Vision HDL Toolbox 为在 FPGA、ASIC 和 SoC 设备上进行视觉系统设计和实现提供了像素流处理算法。它提供一个设计架构,可支持各类接口类型、帧尺寸和帧率。该工具箱中的视频和图像处理算法对硬件实现进行建模,包括延迟、控制信号和行缓冲区。


该工具箱算法旨在生成 VHDL 和 Verilog(使用 HDL Coder)的可读取、可合成的代码。生成的 HDL 代码是经过 FPGA 验证的,适用于高达 8k 分辨率的帧尺寸和 HFR 视频。


公司简介

宜科(天津)电子有限公司是中国工业自动化的领军企业,于2003年在天津投资成立,销售和服务网络覆盖全国。作为中国本土工业自动化产品的提供商和智能制造解决方案的供应商,宜科在汽车、汽车零部件、工程机械、机器人、食品制药、印刷包装、纺织机械、物流设备、电子制造等诸多领域占据领先地位。宜科为智慧工厂的整体规划实施提供自系统层、控制层、网络层到执行层自上而下的全系列服务,产品及解决方案涵盖但不局限于云平台、MES制造执行系统、工业现场总线、工业以太网、工业无线通讯、机器人及智能设备组成的自动化生产线、自动化电气控制系统集成、智能物流仓储系统等,以实现真正智能化的生产制造,从而带来生产力和生产效率的大幅提升,以及对生产灵活性和生产复杂性的管理能力的大幅提升。多年来,宜科以创新的技术、卓越的解决方案和产品坚持不懈地为中国制造业的发展提供全面支持,并以出众的品质和令人信赖的可靠性、领先的技术成就、不懈的创新追求,在业界独树一帜。帮助中国制造业转型升级,加速智能制造进程,成为中国工业4.0智慧工厂解决方案当之无愧的践行者。

更多详情>>

联系我们

  • 联系人:章清涛
  • 热线:18611695135
  • 电话:
  • 传真:
  • 邮箱:18210150532@139.com

Copyright © 2015 ilinki.net Inc. All rights reserved. 智汇工业版权所有

电话:010-62314658 邮箱:service@ilinki.net

主办单位:智汇万联(北京)信息技术有限公司

京ICP备15030148号-1