中国北京，2020 年3月2日—— MathWorks 今天宣布，HDL Verifier 从现已上市的 Release 2019b 开始提供对 Universal Verification Methodology (UVM) 的支持。HDL Verifier 能够让开发 FPGA 和 ASIC 设计的设计验证工程师直接从 Simulink 模型生成 UVM 组件和测试平台，并在支持 UVM 的仿真器（比如来自 Synopsys、Cadence 和 Mentor 的仿真器）中使用这些组件和测试平台。

Wilson Research Group 的一项最近研究发现，48% 的 FPGA 设计项目和 71% 的 ASIC 设计项目依赖 UVM 进行设计验证。通常，算法开发人员和系统架构师在 MATLAB 和 Simulink 中开发新算法内容。然后，设计验证(DV)工程师在为 RTL 测试平台手工编写代码时使用 MATLAB 和 Simulink 模型作为参考，这一过程极其耗时。现在借助 HDL Verifier，DV 工程师可以从已经在 Simulink 中开发的系统级模型自动生成 UVM 组件，如序列或记分板。在为诸如无线通信、嵌入式视觉和控制等应用中使用的 ASIC 和 FPGA 设计而开发测试平台时，此方法可以减少验证工程师所花费的时间。

“借助 Simulink，我们在手工编写生产 UVM 测试平台、测试序列和记分板上花费的时间可以减少大约 50%，从而有更多时间专注于突破性创新应用。”Allegro MicroSystems 的 ASIC 开发经理 Khalid Chishti 说，“我们针对汽车应用设计的 ASIC 依赖 UVM 进行生产验证，为这些设备开发算法曾是一项繁琐的任务，而 MATLAB 和 Simulink 对此进行了简化。”

HDL Verifier 增添了一些新功能，例如，从 MATLAB 和 Simulink 中生成 UVM 组件、SystemVerilog 断言和 SystemVerilog DPI 组件，现在可向负责 ASIC 和 FPGA 生产验证的设计验证团队提供更多扩展性支持。这些设计验证团队原本通过在 SystemVerilog 中手工编写代码，进而在 HDL 仿真器中开发严格测试平台，现在，他们能够从现有 MATLAB 和 Simulink 模型直接生成验证组件，并重用这些模型加快创建生产验证环境的速度。

“根据 Wilson Research 和 Mentor Graphics 的 2018 年功能验证研究，DV 工程师在开发测试平台中花费在 ASIC 和 FPGA 项目上的时间，大约占他们工作时间的五分之一。”MathWorks 首席 HDL 产品营销经理 Eric Cigan 说，“HDL Verifier 能够从现有 MATLAB 和 Simulink 模型生成 UVM 和 SystemVerilog DPI 组件，不仅可以提高 DV 工程师的生产效率，而且会增进系统架构师、硬件设计师与 DV 工程师之间的合作。”

HDL Verifier R2019b 现已在全球上市。要了解更多信息，请访问 mathworks.com/verify。

图示：HDL Verifier从Simulink模型生成UVM组件© MathWorks

关于 Allegro Microsystems
Allegro MicroSystems 正在重新定义动力和传感技术的未来。从绿色能源到先进的机动和运动控制系统，我们的团队热衷于开发推动世界进步并给我们的客户带来竞争优势的智能解决方案。Allegro 具有遍布全球的工程、制造和支持能力，是深受大型企业和区域市场领导者信任的合作伙伴。请访问 www.allegromicro.com。

关于 MathWorks
MathWorks 是数学计算软件的领先开发商。它所推出的 MATLAB 被称为“科学家和工程师的语言”，是一种用于算法开发、数据分析、可视化和数值计算的程序设计环境。Simulink 是一个面向多域和嵌入式工程系统仿真和基于模型设计的框图环境。全球的工程师和科学家们都依赖于 MathWorks 公司所提供的这些产品系列，来加快在汽车、航空、电子、金融服务、生物医药以及其他行业的发明、创新及开发的步伐。MATLAB 和 Simulink 产品也是全球众多大学和学术机构的基本教研工具。MathWorks 创建于 1984 年，总部位于美国马萨诸塞州的内蒂克市 (Natick, Massachusetts)，在全球 16 个国家/地区拥有 4500 多名员工。有关详细信息，请访问 mathworks.com。