（作者：Craig Zajac等）
概述
音频处理对于手机、平板电脑等消费电子应用和其他大量生产的产品非常重要。面积和功耗往往是关键设计标准，而市场要求有高质量高保真（Hi-Fi）音频效果。将经过硅验证和优化的音频IP集成实现特定的音频功能，有助降低当今多媒体芯片系统的功耗、面积和成本。
随着设计逐渐过渡到28纳米工艺技术，集成音频功能这一挑战变得愈加复杂，原因是模拟电路并不遵循摩尔定律，也不会随着工艺发展而尺寸减小。采用28纳米工艺的晶圆成本会比65纳米或40纳米工艺技术高出许多。数字电路遵循摩尔定律，虽然晶圆成本提高，但是它的性能和密度也提升了。音频编解码器采用的模拟电路一般使用IO器件，因此不会像数字电路那样使用内核器件（coredevice）而减小尺寸。这样晶圆成本增加的同时，模拟电路固有性能并没有改善，面积也没有减小，因此必须开发新的架构以减少总面积。例如，采用65纳米技术、面积为2.5平方毫米的音频编解码器，在采用28毫米技术后面积需要减小至1.9平方毫米才能使硅成本保持相同。就是这25%面积的减小构成了对高级工艺节点音频编解码器的关键挑战。
本文研究了将音频功能集成在28纳米移动多媒体芯片系统上所面临的主要系统及技术挑战，以及如何通过以下技术应对这些挑战：
● 利用摩尔定律，将部分功能从模拟改由数字来实现；
● 灵活设计，支持芯片系统通用参考时钟的音频采样速率；
● 做好好电源电压降低和性能之间的平衡；
● 深入了解芯片系统之外的系统功能划分；
认识到有措施可使系统成本最小化，设计人员和系统架构师将能够发现成本、功能和性能之间的有效平衡，使他们能够嵌入音频IP解码器解决方案，从而帮助他们的SOC在竞争中胜出。
音频编解码器基本知识
音频编解码器主要由两类数据转换器模块组成，即用于录音的模拟-数字转换器（ADC）和用于回放的数字-模拟换器（DAC）。对于立体声或多声道解码器，这些模块会被分别复制。图1是典型的立体声音频编解码器框图。图中文录音声道包括具有音量控制的放大器，可将小信号麦克风和大信号线缆调整到模拟-数字转换器的输入范围。回放声道包括能够直接驱动耳机或小型扬声器放大，每路都分别具有音量控制功能。此外还有提供麦克风偏置的低噪音电源。
数字电路有多个部分构成，最重要的是数字音频滤波器，它可将数据速率转换为数据转换器的过采样时钟，并消除音频带外的高频噪声。时钟管理也很重要，它可确保不同速率的模块彼此保持同步，并支持多种采样速率。
图1：音频编解码器功能性框图
音频编解码器基本知识
开发高效的28纳米音频编解码器的第一步是利用更先进的工艺减少面积和提高总体性能。采用28纳米技术后数字性能显着改善，因此，明智的音频工程师会接受而不是反对向高级节点迁移。结果就是系统架构在数字域实现尽可能多的功能。通过将更多的信号处理从模拟域转到数字域，包括音量调节、混合和切换，音频编解码器可以利用先进工艺。结果是，数据转换器移到离外界接口更近的地方，从而简化了模拟布局，其他功能则保留在数字域，而数字域受益于先进工艺。
通过将更多信号处理从模拟域迁移到数字域，音频编解码器可提高符合摩尔定律的数字电路比例，并减少模拟电路比例。这产生了以数字为中心的新架构。在这种新架构中，所有信号处理都在数字模块执行，周边模拟电路包括数据转换器和异步采样速率转换器（ASRC），见图2。ASRC技术将在下一部分详细介绍。
现代移动多媒体系统有可能有多个数字主控，全部在各自的时钟域运行。例如，基带处理器将管理与蜂窝式无线电的通讯，应用处理器将管理来自系统闪存的媒体文件，而蓝牙集成电路（IC）可连接数量不限的蓝牙周边设备。每个数字主控都分别按照异步时钟速率运行。因此，这一系统中的音频编解码器不仅在数字域和模拟域之间架起了桥梁，而且还在数字生态系统中不同时钟域之间进行互动通讯。
图2：伴随数字音频主控进行以数字为中心的音频处理
灵活设计支持多个时钟速率
大量数字主控和时钟域给音频编解码器，特别是对高度集成的28纳米芯片系统造成了又一个挑战。按不同标准速率对数字音频采样，如表1所示。音频编解码器上数据转换器要求的时钟取决于音频数据采样速率和主机应用于芯片系统上的时钟。由于存在多种音频采样速率和各种主机时钟，它们的组合相当复杂。数字滤波器可为解决这一问题发挥重要作用，原因是它们可以处理数字音频接口和音频数据转换器之间的数据采样，因此能够进行采样速率转换。
表1：标准音频采样速率
由于数据转换器必须以过采样频率（通常是128X和256X）运行，驱动数据转换器所需的主时钟频率介于5-12MHz范围。因此，音频编解码器必须支持各种不同的音频采样速率，并适应主时钟频率，便于其在应用中集成。但是，由于存在多种时钟频率比率的组合与制约，这个目标实现起来并不直接。因此，数字滤波器必须包括采样速率转换配置。表2是音频采样速率和采样速率转换不同组合的常用采样频率。
表2：音频采样速率和采样速率转换不同组合的常用采样频率
为了适应所有数据速率和可用时钟的组合，设计人员可采用各种技巧，详见下一部分。
技巧1：音频时钟使用锁相环路
由于一些条件如空间和/或成本的限制，许多应用无法使用音频编解码器专用的晶体振荡器。音频编解码器必须能够支持现有主机主时钟的不同音频速率（通常是USB时钟的12MHz或它的倍数）。锁相环路（PLL）可用于生成所需要的音频时钟。由于要求非常好的频率分辨率以支持所有频率组合且，同时要提供低抖动输出时钟，这对锁相环路的性能要求超出了一般标准，而且。因此，最好采用不要求锁相环路的其他解决方案。
技巧2：重复使用没有锁相环路的USB时钟
一种替代解决方案是采用没有锁相环路的技术，即重复使用USB时钟和避免为音频添加专用锁相环路。USB是非常很受欢迎的接口，几乎是普遍存在于所有应用中。12MHz或24MHz的时钟都可使用，它们的抖动相对较低，而这是音频的重要要求。24MHzUSB时钟可支持48kS/s音频速率及其倍数的音频速率，如96kS/s和192kS/s，因为它是整数倍数（24，000=125x192）。要使用24MHzUSB时钟，需要将滤波器采样速率转换从标称的128倍重新配置为125倍。
但是，44.1kS/s音频速率只能近似生成。利用136倍采样速率转换，音频时钟可大约达到44.1176kS/s，与标称值略有不同，不过这种差别非常小，难以感觉到，实际上音高仅有0.04%的变化。这样小的变化比半音程小一百倍，而快0.04%的回放速度会导致3分钟的歌曲提前10毫秒结束。
表3列出了12MHz或24MHzUSB时钟基础上通用音频采样速率的转换因数。音高误差是由于44.1kHz音频采样速率转换倍数不是整数。
表3：USB时钟频率与音频时钟采样比率
技巧3：采用采样速率转换器
音频互连时，采样速率转换器（SRC）具有灵活性和简易性，因此常常与不含锁相环路的技术结合在一起使用。基本来说，数字滤波器改变了数据采样频率。它可以增大采样频率（上采样）或减小采样频率（下采样）。它可以“同步”和“异步”运行。如果是同步采样速率转换器，输入输出速率固定。如果是异步采样速率转换器，输入输出速率的其中之一或二者都发生变化，滤波器被自动重新配置。它利用速率估算法来持续跟踪输入输出采样速率之间的比率。当系统的接收器必须“锁定”到由单独的晶体振荡器计时的音频源的时候，异步采样速率转换器（ASRCs）通常会用到。
典型应用需要以不同的采样速率在音频源之间多路选择。通过ASRC重采样到共用时钟，采样速率为44.1kS/s的数据可以与48kS/s的其他数据一起进行多路选择。
同样的过程可用来将采样速率相同但来自异步时钟的材料进行多路选择。
另外一种应用是对主机时钟上进入的音频流重新采样，但它不一定是标准音频频率。例如，它可以是来自手机通讯广播的时钟。
管理好电源电压降低后的性能平衡
耳机功率要求
音频信号动态范围广，通常峰值非常明显（见图3）因此，音频驱动必须有足够的输出功率支持所有听取声压级，并且峰值不会饱和。
对于典型的听取声压级来说，驱动必须能够支持峰值功率高出平均功率至少15分贝。例如，典型的32欧姆耳机灵敏度大约为95分贝，这意味着该耳机产生出95分贝声压级，输入信号为1mW。为了产生出100分贝声压级来支持表4中的音乐高音音域，峰值与均值之比为15分贝，耳机输出驱动必须能够支持115分贝声压级，对应提供100mW峰值功率。功率100mW的耳机，时间久了会损害听力。因此，为了呈现舒适充分的收听体验，耳机驱动一般采用的最大峰值功率为40mW。
图3：典型音频输出（经典音乐）
表4：声压实例
从3.3伏和2.5伏迁移到1.8伏电源
输出驱动必须为耳机和扬声器提供大输出电流，并且失真最小。对应的输出器件往往很大，不会随着工艺发展而变小。在65纳米和40纳米工艺中，许多集成的音频编解码器为模拟电路使用2.5伏电压的晶体管，还通过将2.5伏器件超载至3.3伏来增加音频性能。
但是，在28纳米工艺，大多数芯片系统设计都将过渡到1.8伏IO晶体管。将供给电压限制在1.8伏，会对音频输出性能产生根本性的制约。目前，最大输出电压摆幅限制在0.6VRMS，而电源电压3.3伏时摆幅为1.1VRMS。32欧姆耳机的耳机驱动输出功率限制在11mW。在过去的65纳米和40纳米工艺时代，耳机驱动能够从较高电源电压提供40mW功率。
在电源电压为1.8伏的28纳米工艺中采用输出驱动的平衡方法
当今市场上的许多设备，包括各种商业化的智能手机和平板电脑，提供给耳机的输出功率不到10mW。这种情况下，对1.8伏电源电压没有输出性能限制。有些芯片系统设计人员在明知有更高电源电压可用的情况下，有意让音频编解码器工作在1.8V，目的是降低总体功耗。
对于为达到更好收听体验所要求的40mW而提供更高输出功率的移动多媒体设备，许多都使用外置音频IC，例如，智能手机和平板电脑有拆解报告，你会发现他们使用专用的音频编解码器IC。在这些情况下，使用外置音频IC不再有28纳米工艺电源电压的限制，但代价是使用功率更高、面积更大、成本更高的额外元件。
有两种方案都支持耳机直接从芯片系统获得较高的输出功率，并消除外置音频编解码器IC带来的系统成本和复杂度。
第一个方案就是使用USB接口所需的3.3伏电源电压。绝大多数移动多媒体芯片系统至少有一个USB接口，因此都有3.3伏电源电压。由于电源电压用于高速USB接口，因此可能会限制其支持的电流负荷，以确保USB性能不受影响。
第二种方案是使用电荷泵生成3.3伏电源电压，这需要利用现有的1.8伏电源电压和形成负1.8伏电源电压，如图4所示。由于线路输出和耳机驱动所需电流相对较低，电荷泵的开关可以很小。负电源电压的另一个优点是，输出驱动将在地成为中心，形成真实地（trueground）而不是虚拟地（vitualground），使音频编解码器输出直接连接其他设备，无需使用大的隔直流电容器。
在以上两种方案中，1.8伏的器件需要正确地进行级联，以承受3.3伏电源电压。级联由串联在一起的堆叠晶体管组成，需占用额外的硅芯片面积。不过，如果采用适当的设计技术，如扩散-合并（diffusion-merging）布局技术，可尽量减小增加的面积。
图4：trueground输出驱动可提供以ground为中心的输出信号，不需要使用隔直流电容器。
深入了解芯片系统之外的系统分区
在一些情况下，性能降低可显着削弱系统的整体竞争力，扬声器驱动就是其中之一。典型的扬声器驱动必须将最高500mW的功率传输到8欧姆负荷中。这在3.3伏电源电压工艺能力范围之内。但是，对于1.8伏电源电压的28纳米芯片系统而言，限制在300mW和4欧姆负荷范围内。但是，只有1.8V电压驱动晶体管门，必须大量增加驱动晶体管个数，以支持大电流要求，这会导致硅面积成本高昂难以承受。
最理想的情况是，高压工艺可用来产生所需电源。幸运的是，移动多媒体设备都使用电池，有一些电源管理集成电路（PMICs）用来在整个系统中合理分配电压，并监控电池的充电和放电状态。许多这些设备都采用高压模拟工艺制成，完全能够驱动扬声器输出。
图5提供了在移动多媒体系统中部署扬声器驱动的四种常用方案。第一个是完全将驱动集成到芯片系统中（图5a）。第二个方案是将整个音频编解码器功能转移到专用的音频集成电路，并在专用音频集成电路和芯片系统之间采用I2S数字接口（图5b）。第三种方案是将所有音频功能集成到芯片系统（但扬声器驱动除外），并使用低成本的专用扬声器驱动（图5c）。第四个方案是将扬声器驱动集成到电源管理集成电路（PMIC）中（图5d）。由于PMIC已经支持高压和大电流，它是放置大功率电路的理想位置。
如果音频编解码器所占面积大小充分合理并能够保证集成到芯片系统中，将扬声器驱动集成到PMIC中可降低系统成本和功耗，并减少元件数量。如果找不到带有集成扬声器驱动的PMIC，或是它与系统不兼容，可使用专用的扬声器功放代替。这种方法具有集成PMIC的许多优点，只是需要额外IC（尽管体积很小）。
图5：将扬声器驱动植入移动多媒体系统中的不同方案
小结
在28纳米芯片系统中实现音频编解码器的模拟功能需要采用新方法新技术，而先进工艺既有优点，也有局限性。系统设计人员只需牢记以下技术，就可开发出高性能低成本的音频系统。
利用摩尔定律，将功能转移到数字域实现。28纳米工艺的关键优点是数字电路的密度和性能。设计人员需要考虑哪些音频编解码器功能可以迁入数字域，以利用工艺上的改进，并将模拟模块重点集中在外界的接口上。
·灵活设计多种时钟速率。音频采样速率有多种频率。音频编解码器应非常灵活，支持采用芯片系统参考时钟（如12MHzUSB时钟）的音频采样频率，以简化IP集成。
·管理好电源电压降低后的性能平衡。电源电压降低至1.8伏造成输出功率受限，但仍符合当今市场上许多便携产品实际的输出功率要求。不过，使用电荷泵和特殊的级联，有可能在芯片上产生高电源电压，支持良好收听体验所需的输出功率。
·深入了解芯片系统之外的系统分区。并非每一个功能都必须集成到芯片系统。有些功能，如扬声器驱动，植入电源管理集成电路（PMIC）或作为独立的集成电路使用有利于提高性能和降低系统成本。
系统和芯片系统设计人员考虑将音频编解码器功能集成的关键是充分理解：1）集成的意义在哪里？2）不集成的意义在哪里？3）如何具备充分的灵活性来支持不同使用模式和要求？新思科技的DesignWareIP开发出了经过硅验证、功能全面的音频编解码器，使芯片系统设计人员能够在成本与性能之间实现最佳平衡，并能够专注于如何实现产品差异化。
(审核编辑: 小王子)
